# PLD-design med udviklingsprogrammet WinPLACE v2.3.2

En PLD er en programmerbar kreds. PLD står for Programmable Logic Device.

Programmet WinPLACE fra firmaet ICT kan bruges til at bestemme, hvad man vil programmere ind i en PLD. Eller rettere, hvad man vil udnytte af de allerede indbyggede muligheder i kredsen. Der er et hav af muligheder, og når en pris på under 20 Kr. tages i betragtning, er det imponerende, hvad mulighederne er.

WinPLACE kan bruges til design af et hav af PLD'er fra ICT. Den PLD, vi bruger, hedder PEEL 18CV8. Det er programmeringen af en sådan, dette kompendium beskriver.

Vha. af programmet kan man mere eller mindre grafisk udvælge de funktioner, der skal udnyttes i kredsen, og fx med boolsk algebra kan man beskrive en funktion for en udgang.

PEEL står for Programmable Electric Erasable Logic. 18 angiver det maximalt antal indgange, og 8 de maximale udgange. Da det drejer sig om en 20 pin IC, må udgangene altså også kunne fungere som indgange!

Program og dokumentation herfor kan findes på ICT's hjemmeside, <u>http://ictpld.com/</u> I 2005 blev ICTPLD overtaget af Anachips, <u>http://www.anachip.com/</u>

For at downloade Winplace, skal man angive en masse oplysninger, derfor har jeg lagt en fil til download på min hjemmeside.

### Download / PEEL / Install Winplace v. 2.3.2 Beta

Dette kompendie opdateres løbende. Er der forslag til retning af fejl, eller forslag til forbedringer, kontakt mig venligst.

Dokument-historie: 18/9 2005 Revideret. Oktober 06, Sandhedsskema programmering af 18CV8 adderet. 2/10-07, Tilrettet

/ Valle





En del af 18CV8 med AND/OR-matrix og MACRO-celle

Udgangene fra hver af de 8 and-gates til højre for matrix-et er ført til en 8-input or-gate. OR-gatens udgang går videre mod udgangen.

AND-gatene har 8 inputs. Hver af disse 8 kan programmeres til at have forbindelse til 1 af kredsens input, eller den inverterede input.

Det er lidt tydeligere på følgende billede:

Figuren til højre viser en PAL. Her ses at ORmatrix-et er fast programmeret, og indgangene til AND-matrix-et er programmerbart.



Figuren viser en PAL. Bemærk fast fortrådet ORmatrix. Der er kun vist 1 af de mange indgang i and og or-gatene !



Kompendie af: Valle Thorø Fil: Winplace



AND-gatene har 8 input, der dog ikke er tegnet. Ligeledes er Output'ene med flere inputs.





Venstre OR-gates udgang har ligningen

$$AB + \overline{A} \ \overline{B}$$



Winplace er beregnet til at udvælge det, i den programmerbare kreds, man ønsker at anvende.

Følgende skitse viser en del af IC'ens indre. Der ses et input-matrix, og en makrocelle foran hver udgang. Vha. Winplace programmeres med boolske udtryk hvilke indgange, der skal føres til hvilken macrocelle. Macrocellerne kan vha simple museklik konfigureres på et utal af måder, fx helt udelades, så resultatet af den boolske ligning føres direkte til udgangen.

WinPLACE er baseret på en gammel DOS-version. Programmet består af 3 del-programmer, **Design**, **Compile**, og **Simulate**. I designdelen bestemmer man kredsens indhold, Compile-delen oversætter til en fil, der vha. programmeringsudstyr kan lægges ind i en PEEL-kreds, og med Simulate kan man tjekke om resultatet af design-delen blev som man ønsker.

Når WinPLACE startes, ses et billede af den aktive type PLD. Programmet har valgt en default kreds.

Vælg File / New, og vælg 18CV8.

Eller man kan selvfølgelig åbne et gemt projekt.

Der fås nu et vindue, hvor der øverst ses et grafisk billede af kredsen, kaldet **DESIGN\_Window**, og nederst et tekst-vindue kaldet **DESCRIPTION\_Window.** 

<u>I designvinduet</u> kan man grafisk konfigurere et design. Fx hvad man vil udnytte af kredsen, og hvordan outputbenene skal kobles sammen med kredsens indre.

Og man kan tildele inputs og outputs navne, "LABELS".

<u>I Tekstvinduet</u> angives fx boolske ligninger for hvilke inputs, der skal føre til et outputben. Ligeledes kan der indskrives kommentarer, så designet senere kan genkendes eller genkaldes, hvis man meget senere skal revidere et design.



TITLE '' DESIGNER '' DATE ''

Description Enter description here ... End\_Desc;

Øverst: Design-Window, nederst Description Window

Skillelinien mellem de to vinduer kan flyttes:

Vælg <u>Design / Title</u> Herved hoppes automatisk ned i tekst-vinduet til det rigtige sted, titlen på et design kan indskrives. Eller man kan blot i stedet finde det rigtige sted i description-vinduet, og skrive titlen her.

Indtast en sigende titel for designet mellem de to apostroffer ' '

File	Design	Operation	n Options	
	Edit Eqn			
	Title			
	Desci	ription		
	Label			
	Allocate 🕨 (			
	Macro			
	Auxiliary			
	Global>2			
	Find.	c	itrl+F	
	Find I	Next F	3	
	Repla	ace C	trl+H	

Vælg derefter

**Design / DESCRIPTION** og lav en beskrivelse af det design, der skal ind i kredsen.

Det er blot en beskrivelse, der skal bruges til at huske, hvad det er, kredsen skal bruges til. Indskriv tilsvarende også **forfatter** og **dato** mellem de to apostroffer ' ' på de respektive linier.

Man kan enten selv bladre ned i tekstfilen, og vælge det korrekte sted at indskrive data, eller man kan vælge menu-punktet i Design Vinduet.

### **LABELS**

Næste opgave er at tildele de indgange og udgange, der skal bruges, nogle labels. Dvs. nogle navne, der kan refereres til i boolske ligninger.

Input-ben kan fx hedde A, B osv. Og output-ben kan fx døbes O1, O2, --, eller F1, F2 osv.



Vælg øverst i designvinduet **<u>Design / Label</u>** for at starte navngivning af indgange og udgange.

Klik på den pin, der skal tildeles et navn.

Inden for PIN'ene for både indgange i venstre side og indgange, / udgange i højre side ses nogle kasser. De bliver blå hvis musen føres hen over.

Klikkes på en, får man mulighed for at indtaste en label, dvs. et navn for signalet på pågældende pin i et vindue øverst til højre på skærmen.

I vinduet ses hvilken pin, der er valgt, og der kan indtastes en label, dvs. et navn, for pågældende pin.

Ingen labels må være ens. Det er vigtigt, ikke at bruge danske bogstaver. !!

I/O	Pin	16:
03		

### Eksempel på et design med navngivne pins.



Input-benene til venstre og output-benene til højre på IC'en har fået Labels.

Input og Outputs kaldes IOC's

På skærmen ser det ud som fx dette:

Det ses, at der før hver output sidder en blok. Denne kaldes for en Macrocelle. Denne kan konfiguration grafisk, blot ved at vælge sig frem. Se herunder.

I tekstruden kan nu ses en beskrivelse af pin-numrene med deres tilhørende labels.

Også pin'ene på højre side kan konfigureres som inputs!!

Med Esc forlades Label-mode !

## Konfigurering af OUTPUT MACROCELLE.

Næste step er at konfigurere de forskellige outputs.

Imellem GATE-Matrixen og Output'ene er der en Macrocelle, der kan konfigureres på forskellig vis. Det sker ved blot at vælge med museklik.

Klik på en macrocelle. Herved åbnes den, og man ser et billede af hvordan den er konfigureret. Der er vist et antal @'er. Klikkes på en af dem, ændres konfigurationen, eller der fremkommer et blåt valgvindue, hvor man skal vælge konfiguration. Efterfølgende kan resultatet umiddelbart ses.

Når der klikkes på en macrocelle første gang ses default dette billede:

Det ses, at det signal, der kommer fra B, føres ud til udgangen via en styret buffer. Hvis A er høj, føres signalet gennem!

Signalet fra B er resultatet af en boolsk ligning, hvori indgangs-labels indgår som variable. ( se senere )

De tre @ ved udgangen hedder fra venstre:

### Output Select, Output Enable Select, og Output Polarity

Klikkes på en af dem, kan udgangens konfiguration ændres.

De fleste af mulighederne gennemgås i det følgende:



### **Output Select**





### **Output Enable:**





### **Output Polarity**



### Feed Back Select

Med feedback menes, at signalet på udgangene ( kan ) føres tilbage til indgangsmatrixen, og indgå i de boolske ligninger.





## <u>Start design</u>

<u>Start nu med at</u> vælge en output MACRO-Celle, der har fået en label.	B	@ @ @ 01
Vælg fx viste konfiguration:	To AND Array - @	

Dvs. der nu ikke er indsat et register, D-flip flops eller andet i signalets vej fra or-gatematrixen til udgangen. Output-macrocellen er her konfigureret til at tage inputtet direkte fra en OR-matrix og føre det direkte ud til OUTPUT-Pin'en. Output O1 signalet føres ligeledes tilbage til matrixet, og kan indgå i boolske ligninger for andre output.

Det signal, der nu skal beskrives og føres til udgangen med labelen O1 er i billedet ovenfor vist som B.

Efter konfiguration, fører Esc eller højre mus retur til startbilledet.

### **BOOLSKE Ligninger**

Vha. af Boolske ligninger skal man nu beskrive det signal, der skal føres til udgangen.

Alle indgange er i kredsen ført til en matrix. Med en boolsk beskrivelse af udgangen kan WinPlace skabe forbindelser på den rigtige måde i matrixen. I dette eksempel ledes resultatet så direkte til udgangen. Men det kunne også have været ført til D på en D-FF og herved videre til udgangen efter et clocksignal.



Skitsen viser to af indgangene, her kaldet II og I2. Efter en buffer, føres indgangen og også dens inverterede ind i et netværk, en matrix. Dvs. alle indgange har forbindelse til en "lodret" ledning. De viste krydser skal illustrere, at andgaten til højre "ANDer" alle de lodrette signaler, hvor der er et kryds. AND-gatene føres så videre til en orgate, og videre til udgangen. (Evt til en macrocelle før udgangen )

Forbindelserne i matrixen defineres vha. boolske ligninger for OR-gatens udgang.

Den viste konfiguration har ligningen:  $F = II \cdot I2 + II \cdot I2$ . Ligningerne skal foreligge som "En sum af produkter". Dvs. få formen Fx  $F = A \cdot B + A \cdot \overline{C} + B \cdot \overline{C} \cdot D$ . (Alle led, der And'es, kaldes produkter. I viste ligning er der 3 produkter.!)

Der er flere input til en macro-celle, der kan, eller skal defineres, afhængig af valgt konfiguration.

### Clock er altid ben 1

<u>**Reset**</u> kaldet <u>AR</u>, (Asynkron Reset)kan defineres som en boolsk ligning, eller blot som en label, altså en pin. Når Reset produkt-term er sand, dvs. høj, vil outputtet af makrocellen blive reset, altså gå lav, asyncron. (Asyncron vil sige straks !!)

<u>Preset</u>, kaldet SP, (Syncron Preset). Når Preset produkt-term er sand, dvs. høj, vil outputtet af makrocellen gå høj syncront, med stigende clock flanke.

## **Boolske ligninger**

### Vælg nu Design / Edit Eqn

Dobbelt-Klik på or-gaten til venstre for den macrocelle, der skal laves en ligning for. Orgaten symboliserer or-matrixen !

I tekstvinduet hopper tekst-editorens cursor nu ned til det sted i teksten, hvor ligningen skal skrives. Stedet er angivet med pågældende outputs label.

Der er i teksten kun vist de input, der er relevant for den valgte Macro-celle-konfiguration:

Fx ser det således ud.

O3 er den label, der er sat på pågældende output pin.

'O3'-cellens kombinatoriske ligning er default = 0. I stedet for '0'-et skrives den ønskede ligning.

Output O3 skal fx være: O3 = A\*B :

O3.And = 0; O3.SumB = A\*B;

De tegn, der kan bruges I ligningen er som flg.:

Operator	Alternativ	Funktion	Eks.	Prioritet
()	Ingen	Logisk organisering		1
!	/	Inverteret	/A, !A	2
&	*	AND	A*B;	3
#	+	OR	A+B;	4
\$	Ingen	Eksklusive OR	A\$B; !(A\$B)	5

01.And = 0; 01.Com = A*B;	I dette eksempel er indgangen til Macrocellen hørende til O1 defineret til at være en AND-funktion af input A og B.
02.0E = 0; 02.Com = 0;	.COM viser, at der er valgt signal direkte fra det kombinatorisk kredsløb.
O3.OE = 0; O3.Com = 0;	Beskrivelser af evt. andre output med defineret label kommer i alfabetisk orden i tekstvinduet!
04.And = 0; 04.Com = 0;	
Ligningarna kan ya	$O_{2}^{2}COM - A * B * C * D$

Ligningerne kan være længere, fx som følgende:

O3.COM = A \* B \* C \* D +A \* /B \* C \* D +A \* B \* C \* /D +A \* B \* /C \* /D;

## Gem Designet.

Først gemmes designet !! Opret et nyt bibliotek til det nye projekt, og vælg et sigende navn til designet. !! **OBS, der må ikke være mellemrum I navnet !!!!** 

Kompilering, Se senere.

## Definering af indhold vha. sandhedstabel.

I stedet for logiske udtryk kan logikken beskrives med sandhedstabeller.

Start et nyt projekt. Vælg 18CV8

Giv input-benene labels, fx A, B, C, og outputbene fx F1, F2 (Design / Label) Højreklik returnerer !

Herefter vælges Design / Allocate / Truth Table / Add. Giv sandhedstabellen et navn, fx Tabel1

Øverst ses nu følgende knapper:	INPUT	OUTPUT	
---------------------------------	-------	--------	--

Klik på Input, og vælg de indgange, der skal med i tabellen ved at klikke på felterne i IC'en indenfor benene.

Klik menuen Output, og vælg de output-macroceller, der skal med i tabellen.

Læg mærke til nederste linie, hvor det er markeret, hvad der er med i tabellen som input og output.

(A B C -> F1 F2)

De valgte input og output er i IC'en markeret med et lille mærke, som ses svagt til højre for pin'en:



Højreklik, og svar "yes" til at implement changes

Nu skal selve sandhedstabellen skrives ind. Altså tabellen, der definerer udgangenes funktion i relation til de valgte indgange. I beskrivelsesvinduet for neden rulles ned til følgende tekst:

DEFINE

TRUTH\_TABLE Tabel1 (A B C -> F1 F2)

END;

Sandhedstabellen for F1 og F2 skrives ind før END. Det kunne se således ud:

### DEFINE

TRUTH	_TABLE Tabel1	
(A B C -	>F1 F2)	
000	1 1;	( sæt bare et antal spaces ind !!! )
001	0 1;	
010	1 0;	
011	1 1;	
100	0 1;	
END;		

Bemærk: I stedet for at gennemføre ovenstående procedure, kan man blot indskrive ovenstående i kildeteksten.

Der kan defineres flere sandhedstabeller, blot de har forskellige navne !!

		<b>V</b>	
	P2	A	
Complexity of Completion of the for each of the	P3	В	
Gem designet, Compiler, og tjek ix output ved	P4	C L	
en simulering Ex som følgende	P18	F2	
en sindering. I x som ipigende.	P19	F1 🗖	
	P12		

### Definer INPUT og output ved blot at skrive i tekstfilen.

Ved forsøg, er det fundet, at man, - når man er fortrolig med dette, - direkte kan definere et kredsløb ved at indskrive i tekst-delen. Dette gælder både labels, definering af macrocelle osv.

Her følger nogle eksempler på kredsløb defineret med sandhedstabel:

### **Opbygning af tæller**

Her er beskrevet opbygning af en tæller. Output har fået navnene Q3 til Q0. Afhængig af present state på output, skal tælleren skifte, når der kommer en clockpuls. Sandhedstabellen kan fx defineres som følgende:

; Binær værdi af nuværende stadie ; Binær værdi af next stadie.

DEFINE PRESENT = [Q3 Q2 Q1 Q0]NEXT = [Q3 Q2 Q1 Q0]TRUTH\_TABLE Tabel2 (PRESENT -> NEXT) 0 1

 $\begin{array}{ccc}
0 & 1 \\
1 & 2 \\
2 & 3
\end{array}$ 

- 3 4
- 4 5
- 5 6
- 6 7
- 7 8
- 8 9
- 9 0

END;

# 3 til 8 Dekoder.

DEFINE

TRUTH\_TABLE DECODE "3 til 8 dekoder ( Der må skrives kommentarer efter et anførselstegn.) (C B A -> Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7)

(							
0 0 0 -> 1	0	0	0	0	0	0	0
0 0 1 ->0	1	0	0	0	0	0	0
0 1 0 ->0	0	1	0	0	0	0	0
0 1 1 ->0	0	0	1	0	0	0	0
0. S. V.							

END;

# Compilering og overførsel til IC'en.

Når alle ligninger er indskrevet, og designet er gemt, kan der kompileres. Dvs. oversættes til kode, der kan programmeres ind i kredsen.

### Vælg **Operation / Compile**

Herved starter et andet program op.

Compile programmet består af 3 vinduer. Øverst til venstre et compile vindue, øverst til højre et error-vindue, og nederst tekst editor vinduet.

I Compile-vinduet vælges Compile / RUN

Er der fejl, vises dette i kildeteksten. Ret fejl direkte i tekst-editoren, eller gå retur til Design Mode.

Der vises en sort rude hvor evt. oplysninger om reducering af ligninger gives. Dette er måske et levn fra DOS-tiden. Vinduet lukkes, og compileringen fuldføres.

For at afslutte dette reduktionsvindue automatisk i windows XP, kan man gå ind I Winplace systemmappen. Højre klik på genvejen til dosprogrammet PLREDUCE. Vælg Egenskaber / Program og sæt hak i "Luk ved afslutning", og tryk "anvend".

Efter succesfuld compilering, skabes der en række filer. Den fil, der skal føres over i PEEL 18CV8 – IC'en har efternavnet .JED. Filen indlæses i brænderprogrammet, og brændes over i PEEL-kredsen. Herefter kan kredsen testes.

Men der er også mulighed for først at simulere designet vha WinPLACE's simuleringsprogram.

## **Simulering:**

### Vælg Operation / Simulate.

Efter Compilering kan det netop Compilerede design simuleres på baggrund af den '.JED'-fil, der er beregnet til at brænde over i IC'en.

I simuleringsprogrammet kan der sættes signaler, 0'ere eller 1'ere fx på indgangene, og så kan man observere udgangene.

Fx følgende billede:



Udgang OA1 er lig A\*B.

### Indtastning af input-signaler.

### Mode / Edit / Drag

Med **DRAG** kan man hurtigt med musen indtegne nogle input-signaler. Klik i SIMULATE-vinduet i venstre side ud for et input-signal, og træk signalet mod højre. Ved at køre musen lidt opad eller nedad kan vælges 'Høj' eller 'Lav'.

Slip musen og fortsæt.



### Vælg MODE / Edit / EDIT, eller H.klik I højre vindue

Placer den lille ramme, der fremkommer helt til venstre I SIMULATE-Window, ud for den indgang, Fx A, der skal laves input-signal for.

Symbol	Color	Function	JEDEC Vector Symbol
л	Blue	System Clock	С
	Blue	Input High	1
1	Blue	Input Low	0
$\sim$	Blue	High ∀oltage Preload	Р
$\times$	Blue	Input or Output Don't Care	Х
	Red	Output High	Н
<b>Ъ</b> Г	Red	Output Low	L
	Red	Output High Impedance	Z
3.10	Green	Buried or Internal Signals which cannot be modified	N/A

Med gentagne klik med venstre mus vælges det signal, der skal sættes på. Der er 8 forskellige:

0 er en blå, lav linie, 1 er en høj lav linie.

Flyt cursoren 1 tak til højre og gentag. Lav signaler for alle indgange ! startende fra Venstre.

#### Mode / Repeat

Klik på et sted på en signallinie. Indtast antal ens, der skal indsættes herfra.

### Mode / Edit / Block

Indram en linie, sekvens eller flere linier. Klick hvor der skal indsættes en kopi af blokken !!

### Vis simulerede output

Vælg <u>Simulate / Capture</u> for at få vist output-signalet.

H-klick på linie, Delete sletter pågældende linie

H-klick på linie + <u>Move</u> + From, Derefter H-klick + Move + To for at flytte linie.

<u>Mode / COLm Note</u> Indsætter øverst en Notelinie. Dobbelt klick i linien og indtast fx en overskrift

Mode / Row Note Indsætter en linie hvor der klikkes. Dobbelt klik i linien, og indtast kommentar.



Symbol	Color	Function	JEDEC Vector Symbol
л	Blue	System Clock	С
	Blue	Input High	1
1ſ	Blue	Input Low	0
$\sim$	Blue	High Voltage Preload	Р
$\times$	Blue	Input or Output Don't Care	Х
	Red	Output High	Н
<u>ъ</u> г	Red	Output Low	L
	Red	Output High Impedance	Z
JE EL	Green	Buried or Internal Signals which cannot be modified	N/A

Outputsignalerne er røde, fx Lav, Høj eller Z

### Winplace's tekstfil skabelon ser således ud !!

Her er vist en skabelon over den tekstfil, eller kildefil, der kreeres under defineringen af kredsens funktion. De første headere er kun beregnet til at man kan gendanne sig et design, hvis man senere skal fx ændre noget.

TITLE ' '	Her kan titlen på designet indskrives.
DESIGNER ' '	Hvem er forfatteren
DATE ' '	Dato for designet
Description Enter description here End_Desc;	Her placers en beskrivelse af designet.

PEEL18CV8	"Device type		
"Optional Special Features Identifiers AUTO_SECURE	"Programs Security-bit. If unspecified, "defaults to security-bit OFF		
CLK pin 1	"Input or Clock pin declaration "I/O or Macro Cell Configuration		
"I/O CONFIGURATION DECLARATION "IOC (PIN_NO 'PIN_NAME' POLARITY OUTPUT_TYPE FEEDBACK_TYPE )			
A Pin 2 B Pin 3 D Pin 4			
IOC (12"Pos Com Feed_Pin)IOC (13"Pos Com Feed_Pin)IOC (14"Pos Com Feed_Pin)IOC (15"Pos Com Feed_Pin)IOC (16"Pos Com Feed_Pin)IOC (17"Pos Com Feed_Pin)IOC (18"Pos Com Feed_Pin)IOC (19'F1' Pos OutCom Feed_Pin)			
AR NODE 21 SP NODE 22	"Global Asynchronous Reset Node "Global Synchronous Preset Node		
DEFINE			
EQUATIONS	"Logic equation syntax		
"Equations for the global nodes AR = 0; SP = 0; F1.And = 0;	Hvis brugt, skal AR og SP defineres. I stedet for 0 skrives den ligning, der skal angive signalet. Er det blot en input pin, skrives dens label.		
F1.SumB = A*B;	F1 er den udgang, der her er indskrevet ligning for. Udgangen er lig $A \cdot B$		

### FILNAVNE:

Udviklingsværktøjet genererer forskellige filtyper, alle med det fornavn, man har givet filen. Oversigten viser hvad filerne er beregnet til. Bemærk, at .JED-filen er den eneste, der skal over til brænderen.

Alle filer har samme brugerdefinerede fornavn, mens efternavnene angiver filtypen:

- PSF: Place Source File. Beskrivelsen af dit design. Afløseren for den gamle APL-fil. Du kan køre programmet APL2PSF for at få dine gamle filer oversat til det nye format.
- PS: BAK-fil for PSF
- MAP: Output fra kompileren. Ret ligegyldig.
- RED: Output fra optimerings-programmet. Såfremt dine logiske udtryk er blevet optimeret, dannes denne fil. I udskriften kan ses, hvordan Winplace har reduceret ligninger eller sandhedsskema.
- JED: JEDEC-fil til brænding.
- JE: BAK-fil for JED.
- CFG: Output-fil fra simulatoren
- PRT: Opsætningsfil til dokumentations-afsnittet.
- PR: BAK-fil for PRT







Indgangene er til venstre, og med et programmeringsudstyr kan der skabes forbindelser i matrixen så den rette funktion opnås.

Forstørres MACRO-cellen, se herunder, ses, at den indeholder en D-FF, - og flere MUX-ere til at vælge, hvorfra og hvortil signaler forbindes.



En Peel 18cv8 – macrocelle eller vist på en anden måde herunder



	Configuration						
#	Α	В	С	D	Input/Feedback Select	Output Select	
1	1	1	1	1	Bi-Directional I/O	Register	Active Low
2	0	1	1	1			Active High
3	1	0	1	1		Combinatorial	Active Low
4	0	0	1	1			Active High
5	1	1	1	0	Combinatorial Feedback	Register	Active Low
6	0	1	1	0			Active High
7	1	0	1	0		Combinatorial	Active Low
8	0	0	1	0			Active High
9	1	1	0	0	Register Feedback	Register	Active Low
10	0	1	0	0			Active High
11	1	0	0	0		Combinatorial	Active Low
12	0	0	0	0			Active High

På følgende figur er de forskellige valgbare muligheder i macro-cellerne vist.



Forskellige muligheder for konfiguration af en makrocellen i PEEL 18CV8

### **Opgaver: Vælg fra nedenstående opgaveliste. Test resultaterne !!**

1	Løs flg. opgave med 1 PLD: (Skråstreg betyder "Inverteret" fx. /A er "A Ikke ")
	F1 = /A*B*/C*D + A*B*C*/D + /A*/B*D + /D
	F2 = A*B*C*D + A*/B*/C*D + /A
	Test på fumlebrædt, med lysdioder (med formodstande) på udgangene.
2	Lav en PLD, der omsætter en hexadecimal kode til 7-segment. Afprøv på fumlebrædt.
3	Lav en PLD med to indgange ( A & B ), og flere udgange, hhv. med en AND-gate, en NAND-gate, en OR, en NOR og en EXNOR-gate.
4	Lav en 3-bit graykodetæller. Afprøv !
5	Lav en PLD med en 4-bit parallel ind / parallel out register, en "PIPO" eller "LATCH".
6	Konstruer en latched BCD/7segment dekoder.
7	Byg en 3-bit binær tæller, der er selvstandsende på "111". Ben 4 er "reset" og ben 3 er "Count enable".
8	Byg en "terning-kode-tæller". Der skal clocksignal på ben 1. Fx Ben 3 er "Count enable". Der skal bruges 7 lysdioder på udgangene.
9	Byg en kreds, med 4 indgange, og 4 udgange. Den skal sættes imellem en 4017, og transistorerne, der styrer stepmotoren. Vha. en ekstra ben, kan omdrejningsretningen for motoren bestemmes.
10	Lav en 4-bit "Stepmotor-tæller" Der skal være UP/DOWN- og Half / Full Step. Koderne vises i nedenstående skema.
	Half Sten Full Sten
	DCBA DCBA
	0 0 0 1 0 1 0 1
	0011 0110
	$\begin{array}{cccccccccccccccccccccccccccccccccccc$
	1001
11	

12